Re: FPGA - problem z implementacją .. - Grupy dyskusyjne w eGospodarka.pl

eGospodarka.pl › Grupy › pl.misc.elektronika › FPGA - problem z implementacją .. › Re: FPGA - problem z implementacją ..

Path: news-archive.icm.edu.pl!news.gazeta.pl!newsfeed.pionier.net.pl!news.nask.pl!new
s.nask.org.pl!news.onet.pl!not-for-mail
From: konieczko <t...@o...pl>
Newsgroups: pl.misc.elektronika
Subject: Re: FPGA - problem z implementacją ..
Date: Tue, 02 Nov 2010 22:34:48 +0100
Organization: http://onet.pl
Lines: 29
Message-ID: <iaq05n$54a$1@news.onet.pl>
References: <0...@n...onet.pl>
<0...@n...onet.pl>
NNTP-Posting-Host: 212.109.147.62
Mime-Version: 1.0
Content-Type: text/plain; charset=ISO-8859-2; format=flowed
Content-Transfer-Encoding: 8bit
X-Trace: news.onet.pl 1288733687 5258 212.109.147.62 (2 Nov 2010 21:34:47 GMT)
X-Complaints-To: n...@o...pl
NNTP-Posting-Date: Tue, 2 Nov 2010 21:34:47 +0000 (UTC)
User-Agent: Mozilla/5.0 (Windows; U; Windows NT 5.1; pl; rv:1.9.2.12) Gecko/20101027
Thunderbird/3.1.6
In-Reply-To: <0...@n...onet.pl>
Xref: news-archive.icm.edu.pl pl.misc.elektronika:598497
[ ukryj nagłówki ]
W dniu 2010-11-02 22:28, MH pisze:
>> Witam ,
>>
>> Projektuję dość pogmatwane urządzenie. Nie ważne co to ma czynić. PCB 8-warstw ,
>> na pokładzie jest Xilinx XC4VLX15-12ff668... PCB projektuję pod Altium Designer
>> 6.7 .. Wszystko idzie "jak po maśle" , aż tu nagle !!! Przypisuję w
>> "constraintsach" zegarek różnicowy LVDS do dedykowanej GC pary różnicowej na
>> pinach AB10/AC10. PAR odpisuje : ERROR:Place:395 - The placer failed to place
>> all IOs. This failure may be caused
>> by invalid constraints on the IOs
>>
>> DLACZEGO ?! Przecież AB10/AC10 jest dedykowaną parą LVDS dla Global Clock ??
>>
>> Macie jakieś wytłumaczenie ?!
>>
>> MH
>>
>> --
>
> Jeszcze jedno , zmieniłem parę LVDS na inne piny (AD11/AD12) , implementacja
> przechodzi bez problemów !! Wymiękam !!!
>
> MH
>

Altium to wielka zagadka najbardziej niepokoil mnie katastrofalny blad
zanim sie przyzwyczailem. Ten model tak ma poprostu.