Re: FPGA - problem z implementacją .. - Grupy dyskusyjne w eGospodarka.pl

eGospodarka.pl › Grupy › pl.misc.elektronika › FPGA - problem z implementacją .. › Re: FPGA - problem z implementacją ..

Path: news-archive.icm.edu.pl!news.icm.edu.pl!news.onet.pl!newsgate.onet.pl!niusy.one
t.pl
From: "MH" <l...@o...pl>
Newsgroups: pl.misc.elektronika
Subject: Re: FPGA - problem z implementacją ..
Date: Tue, 02 Nov 2010 22:28:36 +0100
Organization: Onet.pl
Lines: 25
Sender: n...@n...onet.pl
Message-ID: <0...@n...onet.pl>
References: <0...@n...onet.pl>
NNTP-Posting-Host: newsgate.onet.pl
Mime-Version: 1.0
Content-Type: text/plain; charset="iso-8859-2"
Content-Transfer-Encoding: 8bit
X-Trace: newsgate.onet.pl 1288733317 3406 213.180.130.18 (2 Nov 2010 21:28:37 GMT)
X-Complaints-To: n...@o...pl
NNTP-Posting-Date: Tue, 2 Nov 2010 21:28:37 +0000 (UTC)
Content-Disposition: inline
X-Mailer: http://niusy.onet.pl
X-Forwarded-For: 77.252.190.85, 10.174.28.54
X-User-Agent: Mozilla/5.0 (Windows; U; Windows NT 6.0; en-US; rv:1.9.0.19)
Gecko/2010031422 Firefox/3.0.19 (.NET CLR 3.5.30729)
Xref: news-archive.icm.edu.pl pl.misc.elektronika:598496
[ ukryj nagłówki ]
> Witam ,
>
> Projektuję dość pogmatwane urządzenie. Nie ważne co to ma czynić. PCB 8-warstw ,
> na pokładzie jest Xilinx XC4VLX15-12ff668... PCB projektuję pod Altium Designer
> 6.7 .. Wszystko idzie "jak po maśle" , aż tu nagle !!! Przypisuję w
> "constraintsach" zegarek różnicowy LVDS do dedykowanej GC pary różnicowej na
> pinach AB10/AC10. PAR odpisuje : ERROR:Place:395 - The placer failed to place
> all IOs. This failure may be caused
> by invalid constraints on the IOs
>
> DLACZEGO ?! Przecież AB10/AC10 jest dedykowaną parą LVDS dla Global Clock ??
>
> Macie jakieś wytłumaczenie ?!
>
> MH
>
> --

Jeszcze jedno , zmieniłem parę LVDS na inne piny (AD11/AD12) , implementacja
przechodzi bez problemów !! Wymiękam !!!

MH

--
Wysłano z serwisu OnetNiusy: http://niusy.onet.pl