"Marcin Kuczera" <m...@l...usun-to.pl> writes:

> to znaczy dostęp nie tylko do TX i RX ale również do TX_CLK i RX_CLK

W sensie czasowym?

> tak, zgadza się - tyle ze ta synchroniczność się kończy się pomiędzy
> chipem odpowiedzialnym za transmisje w strone miedzi a układem który
> wkłada to w to dane, najczęściej celki ATMowe.

Trudno wymagac chyba dostepu do zegarow w danych umieszczonych
w pamieci? :-)

>> Latwiej wymienic asynchroniczne: X.25 (tylko te wolne wersje async,
>> ale nie wiem czy oni daja sync X.25)
>
> Jak to ? X.25 może być równie dobrze zestawione na kanałach E0.

Tzn. TP zestawia takie E0 z X.25 do siebie? Bo w ogole oczywiscie X.25
mozna odpalic praktycznie na czymkolwiek.
Swoja droga, nawet nie wiedzialem ze TP w ogole sprzedaje E0.

> Brydże goramo pociągną i 100Mbitów na serialu (te nowe) - synchronicznie
> oczywiście ;-)

Kwestia DCE glownie.
--
Krzysztof Halasa