On 6/24/2017 5:13 PM, s...@g...com wrote:
> Czy mogę użyć dowolnego języka (Verilog lub Vhdl) z dowolnym układem FPGA (z Altera
lub Xilinx lub jeszcze innej firmy)?

Ogólnie nie. Zazwyczaj tak.

> Bo jak rozumiem Verilog i Vhdl to standardy języka programowania które produkują
schematy połączeń układów FPGA i w zasadzie mogłyby
> być to dowolne układy.

Producent może nie chcieć dostarczyć narzedzia syntezy do jakiegoś
języka z sobie tylko znanych powodów. Lub może je kipesko wspierać.

> Podobnie jak z programem w C który może być skompilowany przez (prawie) dowolny
kompilator kompatybilny z danym systemem (np. Windows) i może śmigać na tym systemie.

Świat EDA jest znacznie bardziej idiotyczny. Tu wszystko jest silnie
kompercyjne i pozamykane "w sobie".

> A może jest tak, że kod na dany układ FPGA wymaga dostosowania tak jak kod C wymaga
dostosowania do konkretnego system operacyjnego (różnice w Api)?!?

Lenistwo, cele biznesowe, korporacyjność itp powody czasem powodują że
jakiegś narzedzia nie znajdziesz i nie istnoeje darmowa alternatywa.