-
1. Data: 2017-06-24 17:13:00
Temat: Czy mogę użyć dowolnego języka (Verilog lub Vhdl) z dowolnym czipem (z Altera lub Xilinx)?
Od: s...@g...com
Witam
Jestem ignorantem w dziedzinie FPGA :) Ale chcę to zmienić!
Czy mogę użyć dowolnego języka (Verilog lub Vhdl) z dowolnym układem FPGA (z Altera
lub Xilinx lub jeszcze innej firmy)?
Bo jak rozumiem Verilog i Vhdl to standardy języka programowania które produkują
schematy połączeń układów FPGA i w zasadzie mogłyby być to dowolne układy.
Podobnie jak z programem w C który może być skompilowany przez (prawie) dowolny
kompilator kompatybilny z danym systemem (np. Windows) i może śmigać na tym systemie.
A może jest tak, że kod na dany układ FPGA wymaga dostosowania tak jak kod C wymaga
dostosowania do konkretnego system operacyjnego (różnice w Api)?!?
dzięki z info i pozdro
Szyk Cech
-
2. Data: 2017-06-24 18:40:52
Temat: Re: Czy mogę użyć dowolnego języka (Verilog lub Vhdl) z dowolnym czipem (z Altera lub Xilinx)?
Od: Sebastian Biały <h...@p...onet.pl>
On 6/24/2017 5:13 PM, s...@g...com wrote:
> Czy mogę użyć dowolnego języka (Verilog lub Vhdl) z dowolnym układem FPGA (z Altera
lub Xilinx lub jeszcze innej firmy)?
Ogólnie nie. Zazwyczaj tak.
> Bo jak rozumiem Verilog i Vhdl to standardy języka programowania które produkują
schematy połączeń układów FPGA i w zasadzie mogłyby
> być to dowolne układy.
Producent może nie chcieć dostarczyć narzedzia syntezy do jakiegoś
języka z sobie tylko znanych powodów. Lub może je kipesko wspierać.
> Podobnie jak z programem w C który może być skompilowany przez (prawie) dowolny
kompilator kompatybilny z danym systemem (np. Windows) i może śmigać na tym systemie.
Świat EDA jest znacznie bardziej idiotyczny. Tu wszystko jest silnie
kompercyjne i pozamykane "w sobie".
> A może jest tak, że kod na dany układ FPGA wymaga dostosowania tak jak kod C wymaga
dostosowania do konkretnego system operacyjnego (różnice w Api)?!?
Lenistwo, cele biznesowe, korporacyjność itp powody czasem powodują że
jakiegś narzedzia nie znajdziesz i nie istnoeje darmowa alternatywa.
-
3. Data: 2017-06-24 18:47:27
Temat: Re: Czy mogę użyć dowolnego języka (Verilog lub Vhdl) z dowolnym czipem (z Altera lub Xilinx)?
Od: w systemie siła 'POPIS/EU <N...@g...pl>
i jeszcze zapytać można o możliwość kompilacji z narysowanego schematu?
czy np. Xilinx ISE, Altera max?
-
4. Data: 2017-06-25 01:49:17
Temat: Re: Czy mogę użyć dowolnego języka (Verilog lub Vhdl) z dowolnym czipem (z Altera lub Xilinx)?
Od: s...@g...com
W dniu sobota, 24 czerwca 2017 17:13:01 UTC+2 użytkownik s...@g...com napisał:
> Witam
>
> Jestem ignorantem w dziedzinie FPGA :) Ale chcę to zmienić!
>
> Czy mogę użyć dowolnego języka (Verilog lub Vhdl) z dowolnym układem FPGA (z Altera
lub Xilinx lub jeszcze innej firmy)?
>
> Bo jak rozumiem Verilog i Vhdl to standardy języka programowania które produkują
schematy połączeń układów FPGA i w zasadzie mogłyby być to dowolne układy.
> Podobnie jak z programem w C który może być skompilowany przez (prawie) dowolny
kompilator kompatybilny z danym systemem (np. Windows) i może śmigać na tym systemie.
> A może jest tak, że kod na dany układ FPGA wymaga dostosowania tak jak kod C wymaga
dostosowania do konkretnego system operacyjnego (różnice w Api)?!?
>
Możesz używać zarówno Veriloga jak i VHDL'a do implementacji logiki w układach FPGA
Altera/Xilinx. Oczywiście wynik implementacji (kompilacji) będzie różny dla każdego z
osobna, ale funkcjonalność kodu wynikowego będzie taka sama. To tak jakbyś kompilował
ten sam kod źródłowy C na dwa różne procesory. Nie znaczy to jednak, że każdy kod
który da się skompilować na pewną rodzinę układów FPGA np. Xilinxa, da się
skompilować bez przeróbek na Alterę. Jeżeli opisujesz układ behawioralnie, to w
zasadzie nie ma problemu z zamiennością kodu. Jeżeli jednak zastosujesz opis
strukturalny, to mogą pojawić się problemy. Zarówno Xilinx jak i Altera dają w swoim
środowisku projektowym generatory IP. Blok funkcjonalny wygenerowany przez takie
narzędzie jest zbudowany z zasobów charakterystycznych dla danej rodziny i koniec. To
tak jak wstawka assemblerowa w kod C, bądź kawałek jakiejś DLL'ki wstawionej w
całościowy program w C. Jeżeli chodzi o system operacyjny bądź procesor komputera na
jakim dokonujesz implementacji FPGA, to nie mają one absolutnie ŻADNEGO znaczenia.