-
Path: news-archive.icm.edu.pl!news.rmf.pl!agh.edu.pl!news.agh.edu.pl!news.onet.pl!lub
lin.pl!news.nask.pl!news.nask.org.pl!newsfeed00.sul.t-online.de!t-online.de!bor
der2.nntp.dca.giganews.com!nntp.giganews.com!novia!nx02.iad01.newshosting.com!n
ewshosting.com!newsfeed.neostrada.pl!unt-exc-02.news.neostrada.pl!atlantis.news
.neostrada.pl!news.neostrada.pl!not-for-mail
From: Grzegorz Kurczyk <g...@c...slupsk.pl>
Newsgroups: pl.misc.elektronika
Subject: Re: AVR TVOUT - ktory sposob lepszy
Date: Sun, 21 Feb 2010 19:37:05 +0100
Organization: TP - http://www.tp.pl/
Lines: 31
Message-ID: <hlrv60$otb$1@nemesis.news.neostrada.pl>
References: <4...@u...googlegroups.com>
<hlrafs$c0t$1@atlantis.news.neostrada.pl>
<4...@g...googlegroups.com>
NNTP-Posting-Host: control.slupsk.pl
Mime-Version: 1.0
Content-Type: text/plain; charset=ISO-8859-2; format=flowed
Content-Transfer-Encoding: 8bit
X-Trace: nemesis.news.neostrada.pl 1266778112 25515 80.52.170.66 (21 Feb 2010
18:48:32 GMT)
X-Complaints-To: u...@n...neostrada.pl
NNTP-Posting-Date: Sun, 21 Feb 2010 18:48:32 +0000 (UTC)
User-Agent: Mozilla/5.0 (Windows; U; Windows NT 5.1; pl; rv:1.9.1.8) Gecko/20100205
SeaMonkey/2.0.3
In-Reply-To: <4...@g...googlegroups.com>
X-Antivirus: avast! (VPS 100221-0, 2010-02-21), Outbound message
X-Antivirus-Status: Clean
Xref: news-archive.icm.edu.pl pl.misc.elektronika:582718
[ ukryj nagłówki ]Użytkownik melwin napisał:
> On 21 Lut, 13:52, Grzegorz Kurczyk
> <g...@c...slupsk.pl> wrote:
>
>> Jeśli Kolega zamieści gdzieś schemat z EDW to mogę porównać. Sporo
>
> Proszę bardzo
> http://yfrog.com/2oschematwj
W zasadzie to różnice tylko w układzie "sklejania" sygnału wideo do
kupy. Ciekawi mnie tylko ten układ z
http://www.mikrocontroller.net/topic/53140 bo interfejs SPI po
zakończeniu nadawania wystawia stan wysoki. W swoich rozwiązaniach
negowałem sygnał MOSI pojedynczym inwerterem, a dopiero potem sumowałem
z sygnałem synchronizacji. W układzie z http://yfrog.com/2oschematwj
zrobiono to na tranzystorze T1 (na inwerterze TTL miałem ostrzejszy
obraz niż w układzie inwertera z tranzystorem). Po wstępnej analizie
kodu z układu http://www.mikrocontroller.net/topic/53140 widzę, że autor
robi jakiś trik z wyjściem PB1 którym wymusza stan niski po wyłączeniu
SPI. Z tego co widzę na zdjęciu z ekranu pojawia się ten sam problem,
który miałem w postaci przerwy między znakami o szerokości jednego
pixela (ze względu na brak bufora port SPI na pełnej prędkości nie
potrafi wysyłać bitów ciurkiem - pojawia się jednobitowa przerwa). Dużo
lepiej do tego celu nadaje się ATmega88. W tych prockach można
wykorzystać UART w trybie SPI. Ponieważ UART ma jednobajtowy bufor
sprzętowy, to bity lecą ciurkiem i na wyświetlanym obrazie nie ma
przerw. Tyle, że wtedy nie ma UART-a do komunikacji z terminalem.
Pozdrawiam
Grzegorz
Następne wpisy z tego wątku
- 21.02.10 19:57 melwin
- 21.02.10 20:20 Grzegorz Kurczyk
- 21.02.10 20:37 melwin
- 21.02.10 20:52 Mirek
- 21.02.10 20:53 Grzegorz Kurczyk
- 21.02.10 20:57 melwin
- 21.02.10 21:05 Mirek
- 21.02.10 21:07 RoMan Mandziejewicz
Najnowsze wątki z tej grupy
- Rapsberry Pi i synchronizacja plików
- RCD 300 mA
- rpi i moduł przekaźników
- Falownik do pompy CO
- Lampa ogrodowa rozłączała różnicówkę
- Inteligentne oświetlenie schodów
- Pytanie do Użytkownika
- Emanuel kiedyś szukał gotowca do chłodzenia leków
- Sprzęty z Lidl-a
- idzie nowe
- Wybuchające pagery
- Jak shakować windę
- Sterowanie bezprzewodowe do wbudowania
- NC vs NO
- Jak dzięki mojemu pomysłowi amerykańce z Google przyspieszyli TV
Najnowsze wątki
- 2024-10-03 Warszawa => OpenText ECM Specialist <=
- 2024-10-03 Blokowanie informacji - test
- 2024-10-02 Warszawa => Fullstack Developer <=
- 2024-10-02 Katowice => QA Engineer <=
- 2024-10-02 Gdynia => Data Scientist <=
- 2024-10-02 Warszawa => Sales Development Representative (in German) <=
- 2024-10-02 Warszawa => SAP HANA Developer (Middle) <=
- 2024-10-02 Warszawa => SAP S/4HANA FI/CO Senior Consultant <=
- 2024-10-02 Warszawa => Senior SAP HANA Developers <=
- 2024-10-02 Warszawa => Senior PHP Laravel Developer (e-commerce) <=
- 2024-10-02 Warszawa => Programista Full Stack (.Net Core) <=
- 2024-10-02 Warszawa => Software .Net Developer <=
- 2024-10-02 Warszawa => Programista Full Stack .Net <=
- 2024-10-01 Katowice => Head of Virtualization Platform Management and Operating S
- 2024-10-02 GODZINA ZERO #48 - KRZYSZTOF STANOWSKI I ZBIGNIEW KAPIŃSKI PREZES IZBY KARNEJ SĄDU NAJWYŻSZEGO