nadal Nikt tu nie ma jakiegoś dobrego opisu protokołu DMA?
interesuje mnie wszystko,
ale jeśli nie ma to mam takie pytanie, jakie powinny być zależności
czasowe pomiędzy DMARQ, DMAACK, RD i WR?
czy może być tak, że najpierw impuls na DMARQ później impuls na DMAACK
a później impulsy na RD / WR? czy może RD / WR musze być w trakcje
DMAACK? no i co z tym TC, czy to wejście czy wyjście jak tym sterować?

no i drugie... STM32 ma podobno obsługę DMA, czy Ktoś widział gdzieś
dobry opis do tego w tym procku?

do góry

"platformowe głupki" <N...@g...pl> wrote in message
news:n1309d$pil$1@node2.news.atman.pl...
> nadal Nikt tu nie ma jakiegoś dobrego opisu protokołu DMA?
> interesuje mnie wszystko,

A możesz zacząć od nakreślenia po co chcesz to DMA użyć?
Czemu nie możesz dostać się do tej pamięci na piechotę, kodem?

do góry

On Tue, 3 Nov 2015 21:50:35 -0600, "Pszemol" <P...@P...com>
wrote:
> A możesz zacząć od nakreślenia po co chcesz to DMA użyć?
> Czemu nie możesz dostać się do tej pamięci na piechotę, kodem?

Dziwne pytanie, skoro pyta znaczy, że klasyczny dostęp z udziałem cpu
nie wchodzi z jakiś powodów w grę.

--
Marek

do góry

"Marek" <f...@f...com> wrote in message
news:almarsoft.8878175942721028248@news.neostrada.pl
...
> On Tue, 3 Nov 2015 21:50:35 -0600, "Pszemol" <P...@P...com> wrote:
>> A możesz zacząć od nakreślenia po co chcesz to DMA użyć?
>> Czemu nie możesz dostać się do tej pamięci na piechotę, kodem?
>
> Dziwne pytanie, skoro pyta znaczy, że klasyczny dostęp
> z udziałem cpu nie wchodzi z jakiś powodów w grę.

Znając kolegę "platformowe głupki" sądzę że się mylisz :-)

do góry

M ma łeb na karku,
zrobiłem układ który wystawia impulsy tak:
dmarq -> dmaack -> RD/WR
a teraz widzę, że w notach jest,że dmaack cały czas trwa podczas rd/wr...

no i się zastanawiam, czy scalaka którym to steruję da radę, czy układ
do bani?

do góry