-
11. Data: 2010-02-10 17:24:39
Temat: Re: uC programujący FPGA
Od: Sebastian Biały <h...@p...onet.pl>
AK wrote:
> Jak AVR + maly FPGA by wystarczyl to moze maly Cortex-M3 to zalatwi ?
> NXP ma takie dzialajace do 100 MHz, a krytyczne fragmenty kodu mozna
> wykonywac z ramu.
Żebyśmy suię dobrze zrozumieli - mnie interesuje malutki uklad
kombinatoryczny pracujący mozliwe szybko. W przypadku uC zawsze mam po
drodze problem wydajności GPIO i upierdliwego algorytmu zajmujacego mi w
procku 100% mocy. Nie wiem jak szybkie Cortex ma GPIO, ale przypuszczam,
że przecietny FPGA/CPLD ma szybsze.
Dla ciekawskich - potrzebuje wyzwolić "oscyloskop" dość nietypową
sekwencją stanów (na szczeście w lini czasu wystarczy jeden-dwa
przerzutniki w sytuacjach wypasionych).
-
12. Data: 2010-02-10 20:07:53
Temat: Re: uC programujący FPGA
Od: Jerry1111 <j...@w...pl.pl.wp>
On 10/02/2010 17:24, Sebastian Biały wrote:
> AK wrote:
>> Jak AVR + maly FPGA by wystarczyl to moze maly Cortex-M3 to zalatwi ?
>> NXP ma takie dzialajace do 100 MHz, a krytyczne fragmenty kodu mozna
>> wykonywac z ramu.
>
> Żebyśmy suię dobrze zrozumieli - mnie interesuje malutki uklad
> kombinatoryczny pracujący mozliwe szybko. W przypadku uC zawsze mam po
> drodze problem wydajności GPIO i upierdliwego algorytmu zajmujacego mi w
> procku 100% mocy. Nie wiem jak szybkie Cortex ma GPIO, ale przypuszczam,
> że przecietny FPGA/CPLD ma szybsze.
>
> Dla ciekawskich - potrzebuje wyzwolić "oscyloskop" dość nietypową
> sekwencją stanów (na szczeście w lini czasu wystarczy jeden-dwa
> przerzutniki w sytuacjach wypasionych).
No to dowolnie maly Cyclone III/IV starczy.
Mozesz nawet sprobowac uzyc SignalTapa zeby zobaczyc jak Altera to
zrobila (analizator stanow w FPGA).
--
Jerry1111