napisałem przecież programowo...

problem jest taki, że zjebałem chyba płytkę na którą wydałem kupę kasy,

DMA zrobiłem tak, że po DMARQ dałem impuls na DMACK który się kończy
przed zapisem/odczytem sygnałami RD/WR

zrobiłem tak, bo jakoś nie mogłem namierzyć jak to DMA działa...

później gdzieś (już nie pomnę gdzie) znalazłem, że RD/WR występują w
trakcie trwania DMACK...

co Panowie o tym myślą? nie wiem czy jest sens się bawić w poprawianie,
czy zrobić od nowa nową płytkę z ATmegą od razu...

do góry

On 2016-04-23 16:08, platformowe głupki wrote:
> no to pytanie zasadnicze:
> jest DMA - dane pojawiają się co 7us
> czy ATmega 16MHz podoła programowo temu zadaniu?

To tylko 142kHz. Czyli jest jakieś 100 cykli na każdą daną. Wieczność.

do góry

"platformowe głupki" <N...@g...pl> wrote in message
news:nffvir$v2n$1@node1.news.atman.pl...
>a co ja prosty chłopak z pisowskiej wsi miałbym robić w tej kuźni europejskich
>ekspertów?

Dobrą zmianę.

do góry