-
X-Received: by 10.50.142.42 with SMTP id rt10mr196077igb.0.1451008453619; Thu, 24 Dec
2015 17:54:13 -0800 (PST)
X-Received: by 10.50.142.42 with SMTP id rt10mr196077igb.0.1451008453619; Thu, 24 Dec
2015 17:54:13 -0800 (PST)
Path: news-archive.icm.edu.pl!news.icm.edu.pl!newsfeed.pionier.net.pl!news.glorb.com!
mv3no20818292igc.0!news-out.google.com!f6ni32926igq.0!nntp.google.com!mv3no1513
4402igc.0!postnews.google.com!glegroupsg2000goo.googlegroups.com!not-for-mail
Newsgroups: pl.misc.elektronika
Date: Thu, 24 Dec 2015 17:54:12 -0800 (PST)
Complaints-To: g...@g...com
Injection-Info: glegroupsg2000goo.googlegroups.com; posting-host=185.53.155.162;
posting-account=67yd9woAAAAHUu8VHyA7Js47M98NE3m3
NNTP-Posting-Host: 185.53.155.162
User-Agent: G2/1.0
MIME-Version: 1.0
Message-ID: <f...@g...com>
Subject: Xilinx/Zynq/Vivado - jak to zrobić ?!
From: s...@g...com
Injection-Date: Fri, 25 Dec 2015 01:54:13 +0000
Content-Type: text/plain; charset=ISO-8859-2
Content-Transfer-Encoding: quoted-printable
Xref: news-archive.icm.edu.pl pl.misc.elektronika:690821
[ ukryj nagłówki ]Mam dosyć dobre doświadczenie od ładnych paru lat z układami Xilinx'a, projekty
robione pod ISE. ZYNQ - Bardzo fajna architektura, ale Vivado kładzie mnie na
łopaty!!
1) Odpalam Vivado i wybieram "Create New Project".
2) Wizard pyta się o nazwę projektu, daję "Next", automat nadaje nazwę Project_1.
3) Wybieram RTL Project, bo chcę zrobić projekt w/g moich wymagań. Klikam "Next"
4) Ponieważ żadnych plików projektowych jeszcze nie mam, więc zaś klikam 4x "Next",
po czym wyświetla się okno dialogowe w którym mam wybór:
a) Parts
b) Boards
Nie mam żadnego "Evaluation Boarda", chcę robić w/g własnej koncepcji, więc wybieram
(a). Konkretnie XC7Z010dg225-1. Najprostszy... Zaś klikam "Next".. No i "Finish".
Jak na razie, wszystko OK! No i teraz sie k...a zaczyna..
1) Flow Navigator=>IP Integrator=>Create Block Design, okno "Diagram" jest gotowe do
postawienia elementów projektowych.
2) Flow Navigator=>Project Manager=>IP Catalog=>Math
Functions=>Multipliers=>Multiplier=>Dwumlask Myszy=>Add IP to Block Design
3) OK, pojawił się na schemacie multiplikator z wejściami a,b(17:0) i wyjściem
c(35:0). Klikam na dziada, prawym mlaskiem myszy wybieram "Customize Block", odpala
się IP generator, i... ni chuja nie da się zmienić szerokości szyny danych
wejściowych. a,b pozostaje (17:0), no i oczywiście wyjazd (35:0).
SZLAG MNIE TRAFIA !!
4) Chcę zrobić jakiś swój własny IP. Bramka OR nabazgrana w VHDL. Chyba nic
prostszego wymyśleć się nie da. Flow Navigator => Project Manager => Add Sources =>
Add or Create Design Sources => Next => Create File => <Nazwa> => OK => Finish
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Nazwa is
Port ( A : in STD_LOGIC;
B : in STD_LOGIC;
C : out STD_LOGIC);
end Nazwa;
architecture Behavioral of Nazwa is
begin
C <= A or B;
end Behavioral;
================
Gdzie i jak to wstawić do projektu ?! Xilinx publikuje mnóstwo tutoriali z plikami
źródłowymi (gotowe projekty pod boardy) Wuj wie jak utworzonymi i zintegrowanymi do
kupy.
=======================
Reasumując, czy ktoś z Was ma jakiś namiar na linka gdzie jest wytłumaczony sposób
jak zaimplementować inverter z wykorzystaniem Vivado? Czy to w ogóle nadaje się do
czegoś ?
Najnowsze wątki z tej grupy
- Gniazdo + wtyk
- Aliexpress zaczął oszukiwać na bezczelnego.
- OpenPnP
- taka skrzynka do kablowki
- e-paper
- 60 mA dużo czy spoko?
- Dziwne zachowanie magistrali adresowej w 8085
- Współczesne mierniki zniekształceń nieliniowych THD audio, produkują jakieś?
- Jaki silikon lub może klej?
- Smar do video
- Litowe baterie AA Li/FeS2 a alkaliczne
- "ogrodowa linia napowietrzna"
- jaki zasilacz laboratoryjny
- jaki zasilacz laboratoryjny
- Puszka w ziemię
Najnowsze wątki
- 2025-02-25 Tak wiem.... To oczywiste ale jak oni dzisiaj dziadują na materiale
- 2025-02-25 rozliczenia policji
- 2025-02-25 Echhhhhh. Marzy mi się SWAP Audi A2 z 1.8 T ;-)
- 2025-02-25 Warszawa => Analityk Biznesowo-Systemowy <=
- 2025-02-25 Warszawa => SQL Developer <=
- 2025-02-25 Zbigniew Ziobro śmie sugerować "niedostatki niezawisłości" sędzi (wątpliwości co do bezstronności)
- 2025-02-25 Kraków => DevOps Engineer (Junior/Regular) <=
- 2025-02-25 Kraków => Front-end Developer <=
- 2025-02-25 Szpital
- 2025-02-24 Gniazdo + wtyk
- 2025-02-24 Dyrektor Toyoty miał rację. Elektryki to ślepa uliczka
- 2025-02-24 Białystok => System Architect (Java background) <=
- 2025-02-24 Białystok => System Architect (background deweloperski w Java) <=
- 2025-02-24 Białystok => Solution Architect (Java background) <=
- 2025-02-24 Warszawa => Data Engineer (Tech Leader) <=