Witam
Pytanie do Kolegów "rzeźbiących" w środowisku Xilinx ISE.
Czy jest możliwość zmuszenia symulatora ISim do pokazywania opóźnień
powstających w blokach kombinacyjnych?
Na ten moment podczas symulacji ISim pokazuje zerowe opóźnienia i układ
na symulatorze "działa", a po wgraniu do FPGA mam zachowanie wskazujące
na zatrzaskiwanie danych w przerzutnikach nim ustalą się stany na
wyjściu układu kombinacyjnego.

Pozdrawiam
Grzegorz