eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikaVHDL - typy. Problem :(Re: VHDL - typy. Problem :(
  • Data: 2011-05-28 08:38:22
    Temat: Re: VHDL - typy. Problem :(
    Od: Michoo <m...@v...pl> szukaj wiadomości tego autora
    [ pokaż wszystkie nagłówki ]

    W dniu 27.05.2011 18:08, Piotr pisze:
    > Dziękuję. Już sobie poradziłem z tym problemem. Błąd leżał w zakresie
    > integer'a. Nie może być tak, że łącze wyjsce vectorowe z wejściem
    > integer i integer ma mniejszy zakres niż można zapisać na vectorze i
    > odwrotnie.
    Namieszałeś:
    Nie można 'łączyć' w ogóle różnych typów. Żeby je połączyć musisz
    dokonać konwersji. Zazwyczaj jest to konwersja do vectora - wtedy musisz
    zapewnić odpowiednie rozmiary, ale nic nie stoi na przeszkodzie, żeby
    zrobić:

    signal a : std_logic_vector(3 downto 0);
    signal b : std_logic_vector(4 downto 0);

    b <= a&"0";

    b <= "0"&a;

    b(3 downto 0) <= a;

    b(4 downto 1) <= a;

    a <= b(3 downto 0);

    etc.

    --
    Pozdrawiam
    Michoo

Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj


Następne wpisy z tego wątku

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: