Sludig wrote:

> Ja mam tą pamięć
> http://www.vlsi.ee.upatras.gr/~karagian/samsung_sram
.pdf
> i dziwnie to wygląda, bo o ile dobrze odczytuje to adres
> może się zmieniać na obu zboczach nWR, bo tAS=0 i tWR=0.

raczej adres NIE moze sie zmieniac na obu zboczach :)
musisz zapewnic stabilny adres co najmnie 0ns przed
opadajacym zboczem we i co najmniej 0ns po rosnacym zboczem;

> W zasadzie projekt uważam za udany - byle nikt nigdy nie
> włączył kodowania FSM typu Hot-One ;)

optymista jestes;
one-hot jest zwykle szybszym kodowaniem, a to sugeruje,
ze poprawne dzialanie zalezy od jakis opoznien w fpga,
nieprzewidywalnych i co wazniejsze niepowtarzalnych;
moze sie zdarzyc, ze na 5 kosciach bedzie dzialac, na
szostej nie bedzie; albo odwrotnie;

> w jego przebiegu jest szpika zera przed właściwym
> zezwoleniem na zapis. Sygnał ten zależy jest od trzech
> sygnałów:
> nWriteEnable <= nWriteToMem or Clock or (not nReadFromMem);
> a mimo tego wygląda na sporo opóźniony względem clocka.

ta szpilka swiadczy o zlym rozwiazaniu;
domyslam sie, ze nWriteEnable to nWR, czyli 'aktywny' jest
puls: H-L-H;
czyli bardziej pogladowo byloby:
!nWriteEnable <= !nWriteToMem AND !Clock AND nReadFromMem;
szpilka wynika prawdopodobnie z tego, ze nWriteToMem lub
nReadFromMem tez jest zapisywany opadajacym zboczem Clock,
a to jest pewnie efektem tego, ze fsm pedzisz odwroconym zegarem;
a ten xilinx ma pll w sobie ?
JA