-
11. Data: 2015-10-18 00:24:05
Temat: Re: FPGA ISE Xilinx
Od: Grzegorz Kurczyk <g...@c...usun.slupsk.pl>
W dniu 17.10.2015 o 22:22, s...@g...com pisze:
> W dniu sobota, 17 października 2015 21:22:52 UTC+2 użytkownik Andrzej napisał:
>> W dniu 2015-10-17 o 17:00, s...@g...com pisze:
>
>> Zrobiłem sobie (na desce) odbiornik SDR. Homodyna a potem STM32 do
>> obróbki sygnałów. Chciałem przyjrzeć się innej metodzie, gdzie
>> przetwornik A/D jest przy antenie. Sam mieszacz cyfrowy to banał, bo
>> miesza się z 1-bitowym sygnałem heterodyny, więc slice robi to w jednym
>> cyklu, ważne jest co dalej tzn. filtry cyfrowe. A to już mnożenie na
>> każde ogniwo filtru, więc ciekawe ile takich ogniw da się zrobić. Stąd
>> moje pytanie o szybkość.
>
> Ja aktualnie robię na S6, konkretnie xc6slx45. Bardzo podobne zagadnienie.
Demodulacja IQ,2xmikser, 2xfiltr (rząd 40!!), pierwiastek i takie tam...
> U mnie śmiga na 80MHz i jest OK. A tak na marginesie, każdemu radzę przesiadkę z S3
na S6. Warto - ceny OK !! O Virtex'ach nie wspominam, bo nie zawsze jest to opłacalne
- cholernie drogie.
>
Mógłby Kolega polecić jakiś moduł prototypowy na S6 z kostką DDR/DDR2 na
pokładzie, taki coby ceną nie zabił ;-)
--
Pozdrawiam
Grzegorz
-
12. Data: 2015-10-18 00:58:46
Temat: Re: FPGA ISE Xilinx
Od: s...@g...com
> W dniu sobota, 17 października 2015 21:22:52 UTC+2 użytkownik Andrzej napisał:
> > Sam mieszacz cyfrowy to banał, bo
> > miesza się z 1-bitowym sygnałem heterodyny.
To nie ma prawa działać!! 1-bitowy sygnał z hetery?! To w zasadzie brak sygnału, bądź
szumy na poziomie Vo/(2^n). Vo - napięcie referencyjne ADC, n - "bitowość"
przetwornika. To nie ma sensu!! Można jednak na odwrót : Heterę przetworzoną przez
ADC na sygnał n-bitowy możesz w kolejnych cyklach zegara negować. W sensie nie
logicznym (true/false), lecz arytmetycznym (+/-). Dlaczego tak?! Polecem:
http://www.amazon.com/Understanding-Digital-Signal-P
rocessing-Edition/dp/0137027419
Jest też Polskie tłumaczenie, ale nie chce mi się szukać..
-
13. Data: 2015-10-18 02:10:48
Temat: Re: FPGA ISE Xilinx
Od: s...@g...com
W dniu niedziela, 18 października 2015 00:24:07 UTC+2 użytkownik Grzegorz Kurczyk
napisał:
>
> Mógłby Kolega polecić jakiś moduł prototypowy na S6 z kostką DDR/DDR2 na
> pokładzie, taki coby ceną nie zabił ;-)
>
Niestety, zbyt mało danych:)) Na S6 można realizować w 3 doopy różnych mecyjów..
Embeded proc./DSP + oczywistaoczywistość kupę logiki i takie tam.. Napisz jakie
zagadnienia Cię interesują, może coś doradzę..
Ważne!! W kontekście problemu wątkodawcy!! Sprawdzić na ISE, czy IP generator
obsługuje w obrębie danej kostki FPGA, kontrolery innych badziewi.
Nie jestem zwolennikiem modułów prototypowych. Czytać uważnie dokumentację, robić
swój docelowy projekt (czasami nawet 8-warstwowe PCB wymaga poprawy), ale i tak jest
to szybsza droga do zrozumienia i do finalnego produktu. I na BANK wychodzi to w
czasowo/biznesowym rozrachunku lepiej!!
A jak już koniecznie chcesz moduł prototypowy, to radzę korzystać TYLKO z ofert X. W
3 doopy jest ofert z jakiś tam garażowych firemek na FPGA/JTAG/Pamięć konf./Jakieś
tam LED'y/Jakieś tam guziki. Tanie, bo tanie, ale... Nie róbmy se jaj !!
-
14. Data: 2015-10-18 07:33:13
Temat: Re: FPGA ISE Xilinx
Od: JDX <j...@o...pl>
On 2015-10-18 00:58, s...@g...com wrote:
[...]
> http://www.amazon.com/Understanding-Digital-Signal-P
rocessing-Edition/dp/0137027419
> Jest też Polskie tłumaczenie, ale nie chce mi się szukać..
http://www.ceneo.pl/8503153
Z tym, że jest to wydanie drugie, trzeciego na polskim rynku chyba
jeszcze nie ma.
-
15. Data: 2015-10-18 09:44:45
Temat: Re: FPGA ISE Xilinx
Od: Andrzej <d...@o...pl>
W dniu 2015-10-18 o 00:58, s...@g...com pisze:
>
>> W dniu sobota, 17 października 2015 21:22:52 UTC+2 użytkownik Andrzej napisał:
>
>>> Sam mieszacz cyfrowy to banał, bo
>>> miesza się z 1-bitowym sygnałem heterodyny.
>
> To nie ma prawa działać!! 1-bitowy sygnał z hetery?! To w zasadzie brak sygnału,
bądź szumy na poziomie Vo/(2^n). Vo - napięcie referencyjne ADC, n - "bitowość"
przetwornika. To nie ma sensu!! Można jednak na odwrót : Heterę przetworzoną przez
ADC na sygnał n-bitowy możesz w kolejnych cyklach zegara negować. W sensie nie
logicznym (true/false), lecz arytmetycznym (+/-). Dlaczego tak?! Polecem:
>
> http://www.amazon.com/Understanding-Digital-Signal-P
rocessing-Edition/dp/0137027419
>
> Jest też Polskie tłumaczenie, ale nie chce mi się szukać..
>
W moim dotychczasowym wykonaniu na mieszacz na kluczach FST3253
dołączony jest właśnie prostokątny sygnał heterodyny (a więc 1 bitowy) i
działa. Stąd domniemywam, że w mieszaczu cyfrowym też tak można.
-
16. Data: 2015-10-18 13:31:01
Temat: Re: FPGA ISE Xilinx
Od: Grzegorz Kurczyk <g...@c...usun.slupsk.pl>
W dniu 18.10.2015 o 09:44, Andrzej pisze:
> W dniu 2015-10-18 o 00:58, s...@g...com pisze:
>>
>>> W dniu sobota, 17 października 2015 21:22:52 UTC+2 użytkownik Andrzej
>>> napisał:
>>
>>>> Sam mieszacz cyfrowy to banał, bo
>>>> miesza się z 1-bitowym sygnałem heterodyny.
>>
>> To nie ma prawa działać!! 1-bitowy sygnał z hetery?! To w zasadzie
>> brak sygnału, bądź szumy na poziomie Vo/(2^n). Vo - napięcie
>> referencyjne ADC, n - "bitowość" przetwornika. To nie ma sensu!! Można
>> jednak na odwrót : Heterę przetworzoną przez ADC na sygnał n-bitowy
>> możesz w kolejnych cyklach zegara negować. W sensie nie logicznym
>> (true/false), lecz arytmetycznym (+/-). Dlaczego tak?! Polecem:
>>
>> http://www.amazon.com/Understanding-Digital-Signal-P
rocessing-Edition/dp/0137027419
>>
>>
>> Jest też Polskie tłumaczenie, ale nie chce mi się szukać..
>>
> W moim dotychczasowym wykonaniu na mieszacz na kluczach FST3253
> dołączony jest właśnie prostokątny sygnał heterodyny (a więc 1 bitowy) i
> działa. Stąd domniemywam, że w mieszaczu cyfrowym też tak można.
Ale jak na wejściu masz przetwornik AD, to już sam fakt próbkowania
sygnału wejściowego z określoną częstotliwością daje Ci mieszacz z
heterodyną :-) A jak ADC ma na wejściu układ S/H no to już żywcem masz
odbiornik homodynowy z miaszaczem na kluczach analogowych ;-)
W sumie mieszacz diodowy to też klucz przepuszczający próbki sygnału
wejściowego do obciążenia z częstotliwością heterodyny.
--
Pozdrawiam
Grzegorz
-
17. Data: 2015-10-18 17:19:21
Temat: Re: FPGA ISE Xilinx
Od: Adam Górski <g...@w...pl>
On 2015-10-16 22:45, Andrzej wrote:
> W dniu 2015-10-16 o 13:35, Grzegorz Kurczyk pisze:
>
>> Czy to nie przypadkiem moduł MMfpga12 z Propoxu ?
>>
> Przepraszam że się wcinam.
> Możecie mi koledzy powiedzieć z jaką max. częstotliwością mogą pracować
> w tym układzie moduły mnożące?
Nie ma podanej częstotliwości.
Podany jest tsetup , thold, tcko.
Z powyższego wnioskuje że do 200MHz spokojnie.
Dodając tcko mnożarki do tsetup CLB gdzie pewnie trzeba to będzie
zatrzasnąć.
Adam
-
18. Data: 2015-10-18 22:41:49
Temat: Re: FPGA ISE Xilinx
Od: Janko <g...@g...com>
>
> Dziwne!! Sprawdziłem u siebie (ISE v14.7) i też jajco!! Na uboższym układzie S3 >
MIG działa, na średnim nie działa, na wypasionym działa. Ot, taka polityka
> biznesowa firmy...
Dzięki za zainteresowanie,
mam pytanie czy ten sterownik, który dostarcza Propox to może jakiś standardowy kod?
do którego istnieje jakiś opis.
Śledzę jak to działa ale póki co pisze proste rzeczy i trochę trudno mi się w tym
połapać jak to dokładnie działa.
Gdyby istniał jakiś opis byłoby extra.
Pozdrawiam.
-
19. Data: 2015-10-19 00:18:33
Temat: Re: FPGA ISE Xilinx
Od: Grzegorz Kurczyk <g...@c...usun.slupsk.pl>
W dniu 18.10.2015 o 22:41, Janko pisze:
>>
>> Dziwne!! Sprawdziłem u siebie (ISE v14.7) i też jajco!! Na uboższym układzie S3 >
MIG działa, na średnim nie działa, na wypasionym działa. Ot, taka polityka
>> biznesowa firmy...
>
> Dzięki za zainteresowanie,
> mam pytanie czy ten sterownik, który dostarcza Propox to może jakiś standardowy
kod? do którego istnieje jakiś opis.
> Śledzę jak to działa ale póki co pisze proste rzeczy i trochę trudno mi się w tym
połapać jak to dokładnie działa.
> Gdyby istniał jakiś opis byłoby extra.
>
> Pozdrawiam.
>
Co masz na myśli pisząc "standardowy kod" ? To jest PCB z układem FPGA
XC3S200, pamięcią konfiguracyjną XCF01S, kostką SDRAM 32Mbit, pamięcią
FLASH 4Mbit, stabilizatorami zasilania i garścią elementów RC. Sam w
sobie nie zawiera żadnego kodu i po włączeniu zasilania jest tylko kupą
niepołączonych bramek logicznych pobierających prąd zupełnie bez sensu ;-)
P.S. Chodź nie wykluczam, że w pamięci konfiguracyjnej (XCF01S) Propox
wgrał jakiś "kod", ale moduł który ja kupiłem był zupełnie "czysty".
--
Pozdrawiam
Grzegorz
-
20. Data: 2015-10-29 14:01:45
Temat: Re: FPGA ISE Xilinx
Od: Janko <g...@g...com>
To wszystko to ja wiem.
Odniosłem się tylko do enigmatycznej (jak dla początkującego) odpowiedzi:
>
> Dziwne!! Sprawdziłem u siebie (ISE v14.7) i też jajco!! Na uboższym układzie S3 >
MIG działa, na średnim nie działa, na wypasionym działa. Ot, taka polityka
> biznesowa firmy...