On 08/12/2023 21:07, Mirek wrote:
>> Absurdalny poziom komplikacji. Chętnie bym usłyszał z jakiego to
>> powodu trzeba ~50 układów scalonych zamiast 1 asica.
> Przecież tam z 5 asiców jest.

I czemu nie 1?

Ponadto nie o asice chodzi. Tam jest od groma "scalaczków" mniejszego
kalibru. Ch.. wie po co, aż się boje zapytać czy to nie UCY74xx. W
takiej rakiecie czymś sterować trzeba, więc może sterowniki. Ale czy aby
40 silnikami?

To wygląda jak system procesorowy z lat 90. Obecnie wsadziliśmy całość
do R-PI i tez działa w jednym kawałku krzemu. Co tutaj jest powodem
obecności tych dziesiątek IC?

do góry

Mirek napisał(a):
> On 3.12.2023 18:01, heby wrote:
>
> > Absurdalny poziom komplikacji. Chętnie bym usłyszał z jakiego to powodu
> > trzeba ~50 układów scalonych zamiast 1 asica.
> >
> Przecież tam z 5 asiców jest.
> Mnie zainteresowało coś innego:
> Te taśmy to do tuby idą? - w sensie do tego co zostaje w rękach i po
> starcie odrywają się?
>


Idą do innych modułów. Tzn. kabelkologia pociągnięta na zewnątrz i zaklajstrowana
taśmą,
a żeby taśmy nie tarły przy wylatywaniu, dali z przodu i z tyłu jakie ślizgacze.

Baterie mają dziwne. Jakie termiczne z gwarancją na 20 lat.
cyt.
Bateria termiczna składa się ze stosu ogniw, z których każde zbudowane jest z katody,

separatora elektrolitu, anody i pirotechnicznego, termicznego źródła energii.
Bateria może zostać aktywowana w dowolnym momencie bez przygotowania i niemal
natychmiast zacznie dostarczać energię. Po aktywacji bateria działa do momentu
wyczerpania
krytycznego materiału aktywnego lub do momentu schłodzenia baterii poniżej
temperatury
topnienia elektrolitu.

do góry

W dniu 03.12.2023 o 18:01, heby pisze:
> On 01/12/2023 21:40, Janusz wrote:
>> Facet 'zdobył' główną część sterującą z Javelin-a, można porównać myśl
>> inżynierską :)
>> https://youtu.be/11_5TB0-lNw?t=517
>
> Absurdalny poziom komplikacji. Chętnie bym usłyszał z jakiego to powodu
> trzeba ~50 układów scalonych zamiast 1 asica.
>

Tu przedstawia swoją wersję dlaczego FPGA.
https://youtu.be/xpNDYCTqbDY?si=IZ_IdJvOoYnQv82t


Robert

do góry

On 17/12/2023 11:28, Robert Wańkowski wrote:
>> Absurdalny poziom komplikacji. Chętnie bym usłyszał z jakiego to
>> powodu trzeba ~50 układów scalonych zamiast 1 asica.
> Tu przedstawia swoją wersję dlaczego FPGA.
> https://youtu.be/xpNDYCTqbDY?si=IZ_IdJvOoYnQv82t

To, że wymagane są układy równoległe a nie szeregowe CPU to jasne,
pytanie jest dlaczego jest tak duzo małych uładzików/drobnicy na
płytkach, w JavelinUS ;)

do góry