On 17/12/2023 11:28, Robert Wańkowski wrote:
>> Absurdalny poziom komplikacji. Chętnie bym usłyszał z jakiego to
>> powodu trzeba ~50 układów scalonych zamiast 1 asica.
> Tu przedstawia swoją wersję dlaczego FPGA.
> https://youtu.be/xpNDYCTqbDY?si=IZ_IdJvOoYnQv82t

To, że wymagane są układy równoległe a nie szeregowe CPU to jasne,
pytanie jest dlaczego jest tak duzo małych uładzików/drobnicy na
płytkach, w JavelinUS ;)