Dnia Mon, 20 Aug 2018 09:24:13 +0200, Atlantis napisał(a):
> On 19.08.2018 12:19, J.F. wrote:
>> Tak przeciez teoria mowi - przeladowanie pojemnosci powoduje, ze przy
>> duzej czestotliwosci pracy CMOS wcale nie bierze mniej pradu.
>> Za to jak zegar malutki ... to i uA wystarczy.
>
> Z ciekawości włożyłem te układy do płytki z generatorem 1 MHz, w miejsce
> klasycznego, NMOS-owego 6502. Pobór prądu przez całą płytkę był
> mniej-więcej taki sam w obydwu przypadkach, wynosząc około 150 mA.
> Powiedziałbym nawet, że niektóre R65C02P4 pobierały nieznacznie więcej
> prądu, gdyż po ich włożeniu pobór wzrastał do około 170 mA.
>
>> Zmniejsz czestotliwosc do 100kHz i zobacz ile wtedy bierze CMOS, a ile
>> NMOS.
>
> Musiałbym trochę pokombinować z odpowiednim układem. Przy czym już teraz
> mi to nie pasuje (patrz wyżej).

IMO - powinno byc proste. Tylko jeden zewnetrzny generator.

> Datasheet R65C02P4 mówi, że ten układ
> powinien pobierać 4mA na 1 MHz. To daje 16 mA przy taktowaniu 4 MHz i
> tylko 4 mA przy teście z 1 MHz. Coś mi się nie widzi, żeby pozostałe
> elementy mogły pobierać pozostały prąd. Przecież tam jest tylko kilka
> scalaków HCT (i jakiś pojedynczy TTL-LS), 2x RAM w technologii CMOS,
> EPROM, generator SG51P oraz migająca dioda.

RAMy po 16 mA, Eprom 16mA i sie troche uzbiera.

Pamietasz jak sie wymuszalo rozkaz opornikami ... wyciagnij RAM, ROM,
wymus np INX.

> No i jednak mimo wszystko - jakaś różnica pomiędzy CPU NMOS i CMOS
> powinna być widoczna. A tymczasem albo jej nie ma, albo jest na drobną
> niekorzyść rzekomych CMOS-ów.

No wlasnie przy 4MHz moze byc juz niewidoczna.

J.