"Waldemar Krzok" <w...@z...fu-berlin.de> wrote in message
news:9q758qF7a5U1@mid.uni-berlin.de...

> Muszę przyznać, że jest to połączenie LVDS. Nie robiłem tego sam,
> ustrojstwo
> jest produkcji kolegi, ja tylko montuję podzespoły do kupy. Połączenie
> jest
> między płytkami za pomocą HD-kabla, znaczy z odstępem między linkami
> wynosi
> 0.62mm. Dopasowanie jest zrobione w scalakach LVDS po obu stronach (znaczy

Tylko LVDS to coś jakby innego niż TTL :-) A rezystory daje się nie na końcu
ale początku przy driverach.
Gdybym miał dwa FPGA z LVDS to bym je postawił po obu stronach :-)