On 5/5/19 5:40 PM, Mirek wrote:
> On 05.05.2019 01:47, Jacek Radzikowski wrote:
>
>> To się nazywa "selective fading" (frequecy-selective fading), i jest
>> powodowane destruktywną interferencją kilku kopii sygnału
>> docierającymi ścieżkami o różnych długościach.
> [..]
>
> Dzięki za obszerne wyjaśnienie. Faktycznie jak się dobrze przyjrzeć i
> przypatrzeć to to zjawisko można zauważyć w transmisjach też w
> transmisjach analogowych, tylko trzeba wiedzieć czego się szuka.

W porządnych transmisjach cyfrowych masz w miarę płasko rozłożoną
energię w całym paśmie, więc to wygaszony fragment jest dobrze widoczny.
Przy transmisjach analogowych dość mocno "poszarpane" spektrum maskuje
na "wodospadzie" te zaniki, ale w dalszym ciągu są słyszalne.

> Zastanawiam się ile taki SDR  0-30MHz generuje danych - 60MHz
> próbkowania powiedzmy 8 bit to by było 480Mbit/s - dobrze kombinuję?
> W sumie to niewiele na dzisiejsze standardy.

65MHz i 14b. Wstępna obróbka (miksowanie i filtrowanie) jest robiona w
FPGA, więc do z dalszym przetwarzaniem poradzi sobie nawet niezbyt
potężny procesor. Na http://kiwisdr.com znajdziesz linki do dokumentacji
i kodu, a tutaj masz dokument z opisem architektury:
https://www.dropbox.com/s/i1bjyp1acghnc16/KiwiSDR.de
sign.review.pdf?dl=1

Jacek.

do góry

On 5/5/19 6:56 PM, Jacek Radzikowski wrote:
> On 5/5/19 5:40 PM, Mirek wrote:
>> Zastanawiam się ile taki SDR  0-30MHz generuje danych - 60MHz
>> próbkowania powiedzmy 8 bit to by było 480Mbit/s - dobrze kombinuję?
>> W sumie to niewiele na dzisiejsze standardy.
> 65MHz i 14b. Wstępna obróbka (miksowanie i filtrowanie) jest robiona w
> FPGA, więc do z dalszym przetwarzaniem poradzi sobie nawet niezbyt
> potężny procesor. Na http://kiwisdr.com znajdziesz linki do dokumentacji
> i kodu, a tutaj masz dokument z opisem architektury:
> https://www.dropbox.com/s/i1bjyp1acghnc16/KiwiSDR.de
sign.review.pdf?dl=1

Oczywiście to dotyczy KiwiSDR. Radio z University of Twente próbkuje z
częstotliwością prawie 78MHz i 16b. Wstępne przetwarzanie tez jest
robione w FPGA: http://www.pa3fwm.nl/projects/sdr/#nov2008

Jacek.

do góry