-
1. Data: 2016-02-13 22:18:26
Temat: Dekodery adresu w pamięci rdzeniowej
Od: Piotr Wyderski <p...@n...mil>
Z czystej ciekawości, bo dziś ta sprawa byłaby banalna na CPLD/FPGA:
w jaki sposób były budowane dekodery 1-z-N dla wierszy i kolumn pamięci
rdzeniowej,zwłaszcza w starszych komputerach? Gdyby do tego podejść
metodą trywialną i składać to z bramek na tranzystorach dyskretnych,
to jakaś gigantyczna konstrukcja wychodzi. Czy ktoś pamięta jeszcze,
na czym polegała sztuczka? :-)
W pamięciach koincydencyjnych to i tak pół biedy, bo trzeba
było zmienić N stanów na dwa pierwiastki z N przewodów, ale
transformatorowy ROM miał konstrukcję jeden przewód == jeden
adres. Już przy kilkudziesięciu komórkach się robi trudno,
a kilkaset ciężko mi sobie wyobrazić.
Pozdrawiam, Piotr
-
2. Data: 2016-02-13 22:42:57
Temat: Re: Dekodery adresu w pamięci rdzeniowej
Od: "J.F." <j...@p...onet.pl>
Dnia Sat, 13 Feb 2016 22:18:26 +0100, Piotr Wyderski napisał(a):
> Z czystej ciekawości, bo dziś ta sprawa byłaby banalna na CPLD/FPGA:
Nie nie calkiem - ile ma taki FPGA nog ? :-)
Jak robili to nie wiem, ale jeden pomysl mam -
matryca diodowa. Bity adresu, proste i zanegowane, bramki AND na
diodach
> w jaki sposób były budowane dekodery 1-z-N dla wierszy i kolumn pamięci
> rdzeniowej,zwłaszcza w starszych komputerach? Gdyby do tego podejść
> metodą trywialną i składać to z bramek na tranzystorach dyskretnych,
> to jakaś gigantyczna konstrukcja wychodzi.
Nie taka znow gigantyczna - takie drzewko z par roznicowych
tranzystorow, raptem 2N trzeba :-)
Albo jeszcze inny pomysl - dwa dekodery, np 1-z-16, wyjscia w matryce
kwadratowa i po jednej bramce and na kazdym skrzyzowaniu.
256 bramek dwuwejsciowych.
Moga byc diodowe, moze nawet jeden tranzystor wystarczy - trzeba
wysterowac bramke odpowiednio i emiter przeciwnie.
>Czy ktoś pamięta jeszcze, na czym polegała sztuczka? :-)
Jesli nie w bibliotece, to mozna by po starych patentach poszukac :-)
J.
-
3. Data: 2016-02-14 10:28:17
Temat: Re: Dekodery adresu w pamięci rdzeniowej
Od: Piotr Wyderski <p...@n...mil>
J.F. wrote:
> Nie nie calkiem - ile ma taki FPGA nog ? :-)
Kilkaset może mieć. :)
> Jak robili to nie wiem, ale jeden pomysl mam -
> matryca diodowa. Bity adresu, proste i zanegowane, bramki AND na
> diodach
I mam przeczucie, że trafiłeś w sedno. Nie przyszło mi do głowy
aż tak proste rozwiązanie, a zdjęcia zdają się potwierdzać duże
wykorzystanie diod:
http://www.ebay.com/itm/Diode-Matrix-Array-Used-for-
IBM-and-Univac-mainframe-Core-Memory-1960s-/19179356
4472?hash=item2ca7c98b38:g:1ZwAAOSwyQtVuRfI
Chociaż ten diodowy ROM też jest ciekawy:
http://www.oldcalculatormuseum.com/w144romal.jpg
:-)
Dzięki wielkie Jarku za kilka ciekawych patentów.
BTW, tu podłączyli moduł do Arduino:
http://www.corememoryshield.com/report.html
Ludziom się nudzi. :-)))
Pozdrawiam, Piotr
-
4. Data: 2016-02-14 11:21:53
Temat: Re: Dekodery adresu w pamięci rdzeniowej
Od: "ACMM-033" <v...@i...pl>
Użytkownik "Piotr Wyderski" <p...@n...mil> napisał w wiadomości
news:n9phbh$4sb$1@node1.news.atman.pl...
> I mam przeczucie, że trafiłeś w sedno. Nie przyszło mi do głowy
> aż tak proste rozwiązanie, a zdjęcia zdają się potwierdzać duże
> wykorzystanie diod:
>
> http://www.ebay.com/itm/Diode-Matrix-Array-Used-for-
IBM-and-Univac-mainframe-Core-Memory-1960s-/19179356
4472?hash=item2ca7c98b38:g:1ZwAAOSwyQtVuRfI
>
> Chociaż ten diodowy ROM też jest ciekawy:
>
> http://www.oldcalculatormuseum.com/w144romal.jpg
>
> :-)
Ach, gdzież te matryce diodowe do przelicznika łącznicy MN60... :)
Przypomniały mi się znów, ileż ja się ich narozbierałem przy rozbiórce
centrali :) Pozyskałem jakieś 1200 diod 1N4005, trochę rozdałem znajomym,
ale został mi się cały prawie półlitrowy słoik, wszystkie sprawne. Mogłem
więcej, ale jakoś tak się złożyło, że co innego mi wypadło, a ile razy palce
zgrzałem, nie zliczę, warto było. W domu używałem do przyciemniania żarówek
wieczorem. Mam pomysł na pewną zabawkę logiczną i diody w sam raz się
przydadzą. Miło powspominać :)
--
To nie wstyd być biedakiem, ale, żeby to był zaszczyt,
to ja tego też nie powiem!
(C) Tewje do Pana Boga.
-
5. Data: 2016-02-15 05:28:03
Temat: Re: Dekodery adresu w pami?ci rdzeniowej
Od: Waldek Hebisch <h...@a...uni.wroc.pl>
Piotr Wyderski <p...@n...mil> wrote:
> Z czystej ciekawo?ci, bo dzi? ta sprawa by?aby banalna na CPLD/FPGA:
> w jaki spos?b by?y budowane dekodery 1-z-N dla wierszy i kolumn pami?ci
> rdzeniowej,zw?aszcza w starszych komputerach? Gdyby do tego podej??
> metod? trywialn? i sk?ada? to z bramek na tranzystorach dyskretnych,
> to jaka? gigantyczna konstrukcja wychodzi. Czy kto? pami?ta jeszcze,
> na czym polega?a sztuczka? :-)
>
> W pami?ciach koincydencyjnych to i tak p?? biedy, bo trzeba
> by?o zmieni? N stan?w na dwa pierwiastki z N przewod?w, ale
> transformatorowy ROM mia? konstrukcj? jeden przew?d == jeden
> adres. Ju? przy kilkudziesi?ciu kom?rkach si? robi trudno,
> a kilkaset ci??ko mi sobie wyobrazi?.
Dekodery to nie problem. Problem to klucze, bo tam trzeba
0.5-1.5A. Zobacz np. SN75324. Ilosc kluczy ogranicza sie
stosujac wybieranie macierzowe: oba konce linii musza byc
wysterowane zeby prad plynal przez linie. Sprawe komplikuje
to ze potrzebny jest dwukierunkowy przeplyw. To sie zalatwia
podwajajac ilosc kluczy i dodajac diody. W efekcie 4N kluczy
moze wysterowac N^2 linii. Razem z wyborem koincydencyjnym
blok N^4 slow moze by sterowany przez 8N kluczy. Dla
bloku 4k slow 32 bitowych daje to 64 klucze czyli 16
kostek SN75324.
--
Waldek Hebisch